(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公閱番号 特開2003-109374 (P2003-109374A)

平成15年4月11日(2003.4.11) (43)公開日

(51) Int Cl. ' G11C	11/14	徽別記号	FI デーマント (参考) G11C 11/14 Z 5F083 A
H01L	11/15 27/105 43/08	·	11/15 H01L 43/08 Z 27/10 447 客査請求 未請求 請求項の数13 OL (全 11 頁)
(21)出願書	}	特爾2001-302806(P2001-302806) 平成13年9月28日(2001.9.28)	(71)出版人 000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号 (72)発明者 白井 英二 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (74)代理人 100088328 弁理士 金田 暢之 (外2名) Fターム(参考) 5F083 BS13 BS37 FZ10 GA15 JA60 LA10 WA06 WA19


磁気メモリ装置の書き込み回路 (54) 【発明の名称】


(57)【要約】

データ舎き込み時に舎き込み線およびビット 線に流れる電流に発生するオーバーシュートを抑制す

【解決手段】含き込み電流やアシスト電流として矩形の 電流パルスを発生する代わりに、パルス状の電流を発生 させる電流発生手段によって、パルス状の電流の立ち上 がり時において複数段階で電流供給能力を高めることで 電流を供給させ、最終的には本来の規定された電流値

(規定値) Iとなるパルスを生成する。2段階で電流を 供給させる場合であれば、定電流源51,52と、定電 **流源51,52の出力側にそれぞれ設けたスイッチ素子** 53.54とを使用し、スイッチ素子53をスイッチ素 子54に先行して導通状態とする。





Best Available Copy

【特許請求の範囲】

パルス状の電流によって誘起される磁界 【請求項1】 に応じて情報が書き込まれる磁気抵抗素子をメモリセル ごとに有する磁気メモリ装置における奢き込み回路にお いて、

前記パルス状の電流を発生させる電流発生手段は、前記 パルス状の電流の立ち上がり時において複数段階で電流 供給能力を高めることを特徴とする磁気メモリ装置の容 き込み回路。

パルス状の電流によって誘起される磁界 10 【請求項2】 に応じて惰報が書き込まれる磁気抵抗素子をメモリセル ことに有する磁気メモリ装置における書き込み回路にお

前記磁気抵抗索子の磁化方向に平行/反平行な磁界成分 を誘起し舎き込むべき二値の情報に応じて極性が反転す るパルス状の電流である書き込み電流を発生する第1の 信号源と、

前記舎き込み電流による前記磁気抵抗素子への情報の記 録を支援する磁界を誘起するパルス状の電流であるアシ スト電流を発生する第2の信号源と、を有し、

前記第1の信号源及び第2の信号源の少なくとも一方か らの前記パルス状の電流を発生させる電流発生手段は、 前記パルス状の電流の立ち上がり時において複数段階で 電流供給能力を高めることを特徴とする磁気メモリ装置 の書き込み回路。

前記第1の信号源及び第2の信号源の両 【請求項3】 方が前記電流発生手段を有する請求項 2 に記載の磁気メ モリ装置の奮き込み回路。

【請求項4】 前記磁気メモリ装置は複数の前記メモリ セルがマトリックス状に配置されたメモリセルアレイを 有し、前記書き込み電流は前記メモリセルアレイの行方 向及び列方向のうちの一方の方向で前記メモリセルアレ イ中を流され、前記アシスト電流は前記メモリセルアレ イの行方向及び列方向のうちの他方の方向で前記メモリ セルアレイ中を流される、請求項2または3に記載の磁 気メモリ装置の普を込み回路。

前記電流供給能力によって前記パルス状 【請求項5】 の電流を 2段階に分けて供給する、請求項 1万至 4のい ずれか1項に記載の磁気メモリ装置の書き込み回路。

【翻求項6】 前記電流発生手段は、第1の定電流源 と、第2の定電流源と、前記第1の定電流源の動作を制 御する第1のスイッチ素子と、前記第2の定気流源の動 作を制御する第2のスイッチ索子と、を有する請求項5 に記載の磁気メモリ装置の書き込み回路。

【請求項7】 前記電流発生手段は、第1の定電流源 と、第2の定電流源と、前記第1の定電流源の出力側に 設けられた第1のスイッチ素子と、前配第2の定電流源 の出力側に設けられた第2のスイッチ素子と、を有する 請求項 5 に記載の磁気メモリ裝置の書き込み回路。

【荫求項8】 前記電流発生手段は、電流源と、前記電 50

流源の出力側に設けられた電界効果トランジスタとを有 し、異なるレベルの電圧信号が前記電界効果トランジス タのゲートに印加される、請求項5に記載の磁気メモリ

装置の奮き込み回路。 【請求項9】 前記電流発生手段は、電流源と、前記電 流源の出力側に相互に並列に設けられた第1及び第2の 電界効果トランジスタとを有し、異なる立ち上がりタイ ミングを有する電圧信号が前記第1及び第2の電界効果 トランジスタのゲートにそれぞれ印加される、請求項5 に記載の磁気メモリ装置の書き込み回路。

【請求項10】 前記電流発生手段は、ソースが電源に 接続された第1のトランジスタと抵抗と前記抵抗を介し てソースが筺源に接続された第2のトランジスタとから なるカレントミラー回路と、前配抵抗の両端を短絡する 第1のスイッチ蒸子と、前記カレントミラー回路の動作 /非動作を制御する第2のスイッチ案子と、を有する讃 求項5に記載の磁気メモリ装置の奢き込み回路。

前記磁気抵抗素子は、強磁性体からな 【請求項11】 る検出層と強磁性体からなるメモリ層との間に非磁性層 を挟み込んだものであり、前記メモリ層における磁化の 方向に応じて二値の情報を記録し、記録された情報に応 じて電気抵抗値が変化するものである、請求項1乃至1 0 のいずれか1項に記載の磁気メモリ装置の舎き込み回 路。

前記非磁性層がトンネル絶縁膜である 【請求項12】 請求項11に記載の磁気メモリ装置の香き込み回路。

【節求項13】 前記検出層及び前記メモリ層が垂直磁 化膜である請求項11または12に記轍の磁気メモリ装 置の含き込み回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、不揮発性メモリ装 置の奢き込み回路に関し、特に、磁気抵抗薬子を用いた メモリセルを有する磁気メモリ装置に適した香き込み回 路に関する。

100021

【従来の技術】強磁性体などの磁性体において、その磁 化の方向や磁化の有無などによってその電気抵抗が変化 する磁気抵抗効果が知られており、そのときの電気抵抗 値の変化率を磁気抵抗比(MR比;Magneto-Resistance Ratio) という。磁気抵抗比が大きい材料としては、巨 大磁気抵抗 (GMR; Giant Magneto-Resistance) 材料 や超巨大磁気抵抗(CMR;Colossal Magneto-Resista nce) 材料があり、これらは一般に、金属、合金、複合 酸化物などである。例えば、Fe,Ni,Co,Gd, Tbおよびこれらの合金や、LaxSr1-xMnО٩,L axCal-xMnOgなどの複合酸化物などの材料があ る。また一般に、強磁性体は、外部から印加された磁場 によってその強磁性体内に発生した磁化が外部磁場を取 り除いた後にも残留する(これを残留磁化という)、と

いう特性を有している。

【0003】そこで、磁気抵抗材料として強磁性体を用 いてその強磁性体の残留磁化を利用すれば、磁化方向や 磁化の有無により電気抵抗値を選択して情報を記憶する 不揮発性メモリを構成することができる。このような不 揮発性メモリは、磁気メモリ(MRAM(磁気ランダム アクセスメモリ); Magnetic Random Access Memory) と呼ばれている。

【0004】近年、開発が進められているMRAMの多 くは、巨大磁気抵抗材料の強磁性体の残留磁化で情報を 記憶しており、磁化方向の違いによって生じる電気抵抗 値の変化を検出することにより、記憶した情報を読み出 す方式を採用している。また、普込み用配線に電流を流 して誘起される磁場により強磁性体メモリセルの磁化方 向を変化させることで、メモリセルに情報を奮き込み、 また、その情報を奢き換えることができる。

【0005】MRAMのメモリセルとしては、トンネル 絶縁膜(トンネル電流が流れる程度の厚さの電気絶縁 膜)を2つの強磁性体層で挟んだ構造をもつトンネル磁 気抵抗素子(TMR;Tunnel Magneto-Resistance、あ るいはMT J ; Magnetic Tunnel Junction) が、高い磁 気抵抗変化率(MR比)を備えており、もっとも実用化 に近いデバイスとして期待されている。このようなメモ リセルとして、従来、 2 つの面内磁化膜の間にトンネル 絶縁膜を挟み込んだ構成のものが検討されていた。 しか しながら、面内磁化膜を使用したメモリセルの場合、メ モリセルの微小化に伴って、MR比が低下し、必要な音 き込み電流が増加し、また、動作点(メモリセルの磁気 特性を示すヒステリシスループ)の移動が起こるなど の、解決すべき課題があることが分かっている。これに 対し、特開平11-213650号公報においては、2 枚の垂直磁化膜の間にトンネル絶縁膜である非磁性層を 挟み込んだ構成のものが提案されている。垂直磁化膜を 使用することにより、メモリセルを微小化した場合であ っても、MR比の低下や舎き込み電流の増加が抑えら れ、また、ヒステリシスループにおけるシフトも抑えら れ、優れた特性を有するメモリセルが得られるようにな る。2枚の垂直磁化膜のうち一方は、常に磁化方向が同 じ方向である検出層であり、他方は、記録された情報に 基づいて磁化の方向が反転するメモリ層である。検出層 とメモリ層とは、使用する磁性材料の組成等を異ならせ て形成される。検出層とメモリ層の磁化方向が平行であ るか反平行であるかにより、検出層とメモリ層との間の 電気抵抗が変化し、これを検出することで、記録されて いる情報を読み出すことができる。以下の説明において 磁気抵抗素子の磁化方向あるいは磁化方向の反転とは、 メモリ屋の磁化方向あるいは磁化方向の反転のことを指 す。

【0006】図6は、MRAMのメモリセルアレイの榕 成の一例を示す回路図である。

【0007】1個のメモリセルは、可変抵抗として表現 された磁気抵抗素子(メモリ素子)11と、磁気抵抗素 子11に一端が接続するトランジスタ12とを備えてい る。トランジスタ12は、典型的にはMOS (Metal-Oxi de-Semi conductor) 電界効果トランジスタによって構成 されており、その他端は接地されている。このようなメ モリセルが複数個、2次元にマトリクス状に配置するこ とにより、メモリセルアレイを構成している。ここで図 示横方向の並びを行、縦方向の並びを列と呼ぶことにす ると、図示したものでは、メモリセルアレイにおける3 行×3列分の領域が示されている。各行ごとに行方向に 延びるピット線BLl~BL3が設けられ、各列ごとに 列方向に延びるワード線WL1~WL3が設けられてい る。各メモリセルにおいて、磁気抵抗素子11の一端は 対応する行のピット線に接続し、トランジスタ12のゲ ートは対応する列のワード線に接続する。

【0008】図示破線で示すのは、各メモリセルへのデ ータの睿さ込みを行うための睿を込み線WWL 1~WW L3であり、この音を込み線は、列ごとに設けられてい る。後述するように、メモリセル内の磁気抵抗素子11 へのデータの記録時には、奮き込み線上にパルス状に奮 き込み電流を流すこととなり、奮き込み線上でパルス状 の書き込み電流の向きに応じて、二値の記録"0"及び "1"のいずれかが磁気抵抗索子11に香き込まれるこ とになる。そこで、奢き込み線WWL1~WWL3ごと に、パルス状の書き込み電流を発生する信号源21と、 **奢き込み線上における信号源21からの奢き込み電流の** 流れる向きを決定する奮き込みスイッチ13とが設けら れている。各信号源21には、電源回路14から電力が 供給されている。

【0009】 奪き込みスイッチ13は、スイッチ素子と してのトランジスタT1~T4を備えている。トランジ スタT1,T2は相互に直列に接続し、トランジスタT 2が接地側となるように、信号源21の出力と接地点と に間に挿入されている。同様に、トランジスタT3,T 4 は相互に直列に接続し、トランジスタT4 が接地側と なるように、信号源21の出力と接地点とに間に挿入さ れている。各奪を込み線WWLl~WWL3はいずれも 列の他端で折り返す檘成であり、対応するトランジスタ T1,T2の相互接続点とトランジスタT3,T4の相 互接統点との間に接続されている。トランジスタT1, T4が導通状態でトランジスタT2.T3が遮断状態で あれば、信号源21からの杏き込み電流は杏き込み線上 において図示反時計回りに流れ、トランジスタT1,T 4 が遮断状態でトランジスタT2,T3が導通状態であ れば図示時計回りに書き込み電流が流れる。このため、 沓き込みスイッチ13により、信号源21から双方向に **杏き込み電流を流すことができる。**

【0010】図7は、メモリセルの構成の一例を示す断 面図である。図では、列方向に並ぶ2個のメモリセルが

示されている。

【0011】半導体基板30上に素子分離領域31が形 成されるとともに、トランジスタ12のドレイン領域3 2およびソース領域33が設けられ、ドレイン領域32 およびソース額域33に挟まれた領域において、ゲート 絶縁膜34を介して、トランジスタ12のゲート電極を 兼ねるワード線35(図6におけるワード線WL1~W L3に対応)が形成されている。図示した例では、2個 のトランジスタ12がソース領域33を兼用する形態と なっており、このようなトランジスタ12を覆うよう に、層間絶縁膜36,37および38がこの順で設けら れている。唇間絶縁膜38は、特に薄く形成されてい る。ソース領域33は、プラグ39を介して、層間絶縁 膜36上に形成された接地線40に接続し、ドレイン領 域32は、プラグ41を介して、層間絶縁膜38上に形 成された磁気抵抗素子11に下面に接続している。磁気 抵抗索子11は、図示した例では、特開平11-213 650号公報に記載されたような、一方が検出層であり 他方がメモリ層である2層の垂直磁化膜の間に非磁性層 であるトンネル絶縁膜を挟持した構成のものである。ま た、層間絶縁膜38の下には、層間絶縁膜37に彫り込 まれるように、奢き込み線42(図6における香き込み 線WWL1~WWL3に対応)が形成されている。隣接 する磁気抵抗素子11間の領域を埋めるように層間絶縁 膜43が形成されており、磁気抵抗素子11の上面は、 層間絶縁膜43上に形成されて図示左右方向に延びるビ ット線44(図6におけるピット線BL1~BL3に対 応)に接続している。さらに、層間絶縁膜43やビット 線44を覆うように、保護膜を染ねる層間絶縁膜45が 形成されている。

【0012】図6に示したメモリセルアレイにおけるメ モリセルへのデータの套き込みは、データを套き込もう とするメモリセル(選択されたメモリセル)が展する列 の書き込み線に、書き込み値("0"または"1")に 応じた極性(向き)の容き込み電流をパルス状に流して 磁気抵抗素子の膜面に対して垂直な容さ込み磁界を発生 するとともに、そのメモリセルが属する行のビット線に アシスト電流をパルス状に流して磁気抵抗素子の膜面に 対して水平なアシスト磁界を発生させ、奮き込み磁界と アシスト磁界との和磁界によって、選択されたメモリセ ルのみにデータが舎き込まれるようにして行われる。普 き込み磁界はメモリ層の磁化方向を決定する磁界とな り、アシスト磁界はメモリ層の磁化方向反転に必要な普 き込み磁界の大きさを低減するように働く磁界となる。 **沓き込み磁界だけあるいはアシスト磁界だけでは磁気抵** 抗索子において磁化方向反転が起こらないように、密き 込み電流及びアシスト電流の大きさは定められる。上述 したように、バルス状の音き込み電流は信号源21で生 成され、沓き込み線上での沓き込み電流の極性は舎き込 みスイッチ13によって決定される。

【0013】アシスト電流としてパルス状の電流を発生 するための信号源22が設けられている。選択された行 のビット線にパルス状のアシスト電流を流すために、各 ピット線の一端には、信号源22とそのピット線を接続 するためのスイッチ案子としてのトランジスタ15が設 けられ、他端には、その他端でビット線を接地するため のスイッチ案子としてのトランジスタ16が設けられて いる。トランジスタ15,16は、典型的には、MOS 電界効果トランジスタによって構成される。信号源22 には、電源回路14から電力が供給されている。

【0014】磁気抵抗紫子を含むメモリセルをマトリク ス状に配置したメモリセルアレイを有する磁気メモリ装 **愛の場合、選択されたメモリセルのみに情報を奮き込む** ために、2種類の電流を必要とする。そのうちの一方 は、磁気抵抗素子の磁化方向に平行/反平行な磁界成分 を誘起するものであって、書き込むべき二値の情報 ("0" または"1") に応じて極性が反転する電流で あり、本明細舎では、このような電流を舎を込み電流と 呼ぶ。他方の電流は、音を込み電流による情報の記録を 支援する磁界を誘起する電流であって、アシスト電流と 呼ばれる。アシスト電流は、容き込むべき情報に応じて 極性が反転する必要がないか、あるいは極性は反転する が上述した奢き込み電流に比べて誘起する磁界の方向が 磁気抵抗素子の磁化方向に対して直交する方向である電 流である。ここでは図示しないが、場合によっては、2 種類の電流の双方が、容さ込むべき電流に応じて極性が 反転するとともに、同様の方向の磁界を誘起するもので あることがある。その場合は、双方が書き込み電流とい うことになる。図示した例では、舎き込み電流は列方向 に流れ、アシスト電流は行方向に流れているが、行と列

【0015】このようなメモリセルアレイにおいて、各 ビット線BL1~BL3の一端には、読み出し回路20 が設けられている。読み出し回路20は、ワード線WL 1~WL3によって選択された列のメモリセルからその メモリセルに奮き込まれたアータを読み出すものであ る。具体的には、トランジスタ15,16の全てをオフ 状態とし、ワード線によって特定の列のトランジスタ1 2をオン状態とし、読み出し回路20側から対象とする メモリセルの磁気抵抗案子11の抵抗値を読み出し、そ の結果に基づいて"0"および"1"のいずれが記録さ れているかを判定する。この場合、磁気抵抗素子11の 抵抗値の絶対値を測定するのではなく、たとえば読み出 し回路20内に参照セルを設け、その参照セルと磁気抵 抗索子11の抵抗との大小を比較して"0"および "1"のいずれであるかを判定する。参照セルには、磁

の関係はもちろん逆になっていてもよい。

気抵抗素子11において記録値が"0"のときの抵抗値 と記録値が"1"であるときの抵抗値との中間となる抵 抗値が設定されるようにする。そして、参照セルと磁気 抵抗素子11の双方に所定電流を流し、そのときに参照

セルおよび磁気抵抗素子11の双方の両端に発生する電 圧を検出し、両者の電圧を比較することによって、参照 セルの抵抗値の方が大きいか、磁気抵抗素子11の抵抗 値の方が大きいかを判定し、磁気抵抗素子11に記録さ れたデータを判別する。

【0016】ここで各信号源21,22について説明す み。

【0017】行方向及び列方向に多数配列した磁気抵抗 素子のうち選択された磁気抵抗素子に対して記録が確実 に行われるとともに、選択されなかった磁気抵抗素子に 対しては誤った磁化反転が起こらないようにするため、 春き込み電流及びアシスト電流は、それぞれ、所定の大 きさ(電流値)で所定の継続時間を有するものである必 要がある。特に、電流値が規定値より過度に小さい場合 には確実な記録が保証されず、逆に電流値が過度に大き い場合には、選択されていない磁気抵抗素子における磁 化の反転が引き起こされる。

【0018】従来、信号源21,22としては、例えば、図8(a)に示すように、所定の電流を発生する定電流源81と、定電流源81の出力に設けられたスイッチ素子82からなるものが使用されていた。スイッチ素子82のオン/オフすることで、所定の大きさであってかつ所定の継続時間を有する矩形パルス状の書き込み電流あるいはアシスト電流が発生する。なお、書き込み電流を発生する信号源21の場合、書き込みスイッチま13内のトランジスタT1~T4がスイッチ案子82を兼ねるようにしてもよい。

【0019】しかしながら、上述した従来の信号源2 1,22を使用した場合、メモリセルアレイ内での寄生 容量や、書き込み線やピット線の抵抗成分、インダクタ ンス成分などの影響により、メモリセルアレイ内での実 際の音き込み電流、アシスト電流のパルス電流波形に、 図8(b)に示すようなオーバーシュートが発生する。 本発明者らの検討によれば、このオーバーシュートの**電** 流波高値は、本来の規定された電流値Iの1.5倍程度 ともなる。選択された磁気抵抗素子に確実に記録を行 い、かつ、選択されていない磁気抵抗案子への誤記録を 防止するために、オーバーシュートの波高値に対して許 容値が定められ、その許容値は規定された電流値(規定 値) Iの1. 2倍程度である。すると、規定値 Iの1. 5 倍もの液高値を有するオーバーシュートは、磁気抵抗 森子における誤記録や容き込み不良の原因となるおそれ がある。

[0020]

【発明が解決しようとする課題】そこで本発明の目的は、データ審き込み時に審き込み電流及び/またはアシスト電流に発生するオーバーシュートを抑制することができる、磁気メモリ装置の審き込み回路を提供することにある。

[0021]

【課題を解決するための手段】本発明の磁気メモリ装置の書き込み回路は、パルス状の電流によって誘起される磁界に応じて情報が書き込まれる磁気抵抗素子をメモリセルごとに有する磁気メモリ装置における書き込み回路において、パルス状の電流を発生させる電流発生手段は、パルス状の電流の立ち上がり時において複数段階で電流供給能力を高めることを特徴とする。

【0022】上述したように、磁気メモリ装置においては、一般に、磁気抵抗素子の磁化方向に平行/反平行な磁界成分を誘起し音き込むべき二値の情報に応じて極性が反転するパルス状の電流である音き込み電流を発生する第1の信号源と、含き込み電流による磁気抵抗索子への情報の記録を支援する磁界を誘起するパルス状の電流であるアシスト電波を発生する第2の信号源とが設けられるが、少なくとも第1の信号源及び第2の信号源のであるアシスト電流の立ち上がり時において複数段階により構成することが好ましい。第1の信号源及び第2の信号源の両方をこのような電流発生手段で構成することが好ましい。第1の信号源及び第2の信号源の両方をこのような電流発生手段で構成することがおらに好ましい。

[0023]

【発明の実施の形態】次に、本発明の好ましい実施の形態について、図面を参照して説明する。まず、本発明の 書き込み回路の基本的な動作原理を説明する。

【0024】本発明では、奮き込み電流やアシスト電流 として矩形の電流パルスを発生する代わりに、パルス状 の電流を発生させる電流発生手段によって、パルス状の 電流の立ち上がり時において複数段階で電流供給能力を 高めることとする。例えば、パルス状の電流の立ち上が り時において複数段階で電流を流し、最終的には本来の 規定された電流値(規定値) I となるパルスを生成す る。このように松成すると、最初の段階での電流値を規 定値Iよりも小さくすることができるので、矩形波電流 パルスを用いる場合に比べてオーバーシュートを小さく することができる。 そしてこのオーバーシュートがある 程度収まった時点で第2の段階の電流値とする。第2の 段階での電流の増分も、当然、規定値Iより小さいか ら、この第2の段階でのオーバーシュートも矩形波電流 パルスを用いる場合に比べて小さい。このように複数段 階に分けることにより、全体としてオーバーシュートの 電流波高値を従来の矩形波電流パルスを用いる場合比べ て小さくすることができ、磁気メモリ装置の音き込み回 路として、選択された磁気抵抗療子に確実に記録を行 い、かつ、選択されていない磁気抵抗素子への誤記録を 確実に防止できる各き込み回路とすることができる。 【0025】何段階に分けて電流値を供給させるか、で

【0025】何段階に分けて電流値を供給させるか、であるが、あまり段階数を増やすと回路的に複雑になり、また、オーバーシュートの許容値が規定値Iの概ね1. 2倍程度であることから、2段階とすることが好ましい。もちろん、3段階以上としても構わない。

【0026】本発明では、このように、奮き込み電流及 び/またはアシスト電流のパルス電流について、立ち上 がり時に複数段階で電流を供給するようにしている。こ のような書き込み電流及び/またはアシスト電流を得る ためには、図6に示した磁気メモリ装置における信号源 21及び/または信号源22として、そのようなパルス 電流を生成する回路を用いればよい。そこで、図1 (a) は、本発明に基づく客き込み回路の一例であっ て、2段階で電流を供給させるとして信号源21,22 に使用できる回路の原理的な構成の一例を示し、また、 図1(b)は、図1(a)に示す回路を信号源として使 用した場合の、メモリセルアレイ内での奢き込み電流や アシスト電流の実際のパルス電流波形の一例を示してい

【0027】図1 (a) に示す回路は、電流I1を与え る定電流源51と、電流12を与える定電流源52と、 定電流源51の出力に設けられたスイッチ案子53と、 定電流源52の出力に設けられたスイッチ素子54とを 有し、スイッチ素子53.54の出力側は端子55に共 通接続されている。上述した信号源21としてこの回路 を用いるのであれば、端子55は杏き込みスイッチ13 に接続し、信号源22として用いるのであれば、端子5 5は各ピット線のトランジスタ15に接続する。ここで 電流11と電流12の和は、舎き込み電流あるいはアシ スト電流として規定された電流値(規定値) I となるよ うにする。I1とI2は相互に等しくても等しくなくて もよい。スイッチ案子53,55としては、例えば、ト ランジスタなどを使用することができる。

【0028】そして図1 (a) に示す回路により含き込 み電流あるいはアシスト電流用の電流パルスを発生する 場合、スイッチ素子53,54がいずれも遮断状態にあ るとして、まず、スイッチ素子53を導通状態にし、そ の後、所定の遅延時間を経てからスイッチ索子54を導 通状態とする。電流パルスを終わらせるためには、スイ ッチ素子53,54を同時に遮断状態とする。このよう にスイッチ案子53,54を操作すると、図1(b)に 示すように、まず電流 I 1 が端子 5 5 から流れようと し、それに伴うオーバーシュートが発生する。定常的に 流れるようになったときの電流値の1.5倍がオーバー シュートの電流波高値であると仮定すると、I1≦0. 8・Iと設定することにより、電流I1を流したときの オーパーシュートの電流波高値は1.2・I以下とな り、オーバーシュートの許容値内に収まる。その後、こ のオーバーシュートがある程度落ち着くだけの所定の遅 延時間の経過後、スイッチ素子54が導通状態となり、 電流 I (= I 1 + I 2) が端子55から流れようとす る。このとき新たに発生するオーバーシュートは、電流 の増分I2に対応するものであり、I2が例えば0. 4 ・「程度より小さければ、オーバーシュートにおける電 流波高値は1.2・Iを超えることはなく、オーバーシ 50 10

ュートの許容値内に収まることになる。

【0029】次に、上述のようにして立ち上がり部が2 段階となっているパルス状の音き込み電流及び/または アシスト電流を発生する回路の具体例を説明する。

【0030】(回路例1)図2に示した回路は、等価的 には電流 I 1, I 2 にそれぞれ対応する 2 つの定電流源 を設け、これらの定電流源をそれぞれ独立に制御できる ようにしたものである。すなわち、基準となる電流 I proを与える定電流源61の一端を接地し、この定電流 源61の他端にpチャネルMOS電界効果トランジスタ 62のドレインとゲートを接続し、トランジスタ62の ソースは電源Vccに接続している。さらに2つのpチャ ネルMOS電界効果トランジスタ63,65が設けられ ており、これらのトランジスタのソースはいずれも電源 Vccに接続している。トランジスタ63のゲートは、ス イッチ案子64により、そのソースかトランジスタ62 のゲートかに接続するようになっている。同様に、トラ ンジスタ65のゲートは、スイッチ素子66により、そ のソースかトランジスタ62のゲートかに接続するよう になっている。スイッチ素子64,66としては、例え ばトランジスタから構成されたものを使用することがで きる。

【0031】次に、図2に示した回路の動作を説明す る。定電流源61は常に基準電流1mを流し続けてお り、電源電圧Vccによらず、トランジスタ62のゲート ・ソース間電圧はトランジスタ62のドレイン電流が電 流 I REFであるような電圧である。スイッチ案子64が トランジスタ62のゲートに接続している場合、トラン ジスタ62のゲート・ソース間電圧がそのままトランジ スタ63のゲートに印加されることとなる。ここでもし トランジスタ63がトランジスタ62と同じ特性を有す るものであれば、カレントミラー回路が形成され、トラ ンジスタ63のドレイン電流も1gmとなる。実際に は、トランジスタ63のドレインから所望の電流I1が 得られるように、トランジスタ63を設計する。トラン ジスタ62,63を同一の半導体製造プロセスにおいて 同時に形成し、かつ両者のチャネル長を同じとする場合 であれば、トランジスタ62,63のチャネル幅の比が 色流IREFとIlとの比に一致するようにすればよい。 これに対しスイッチ案子64がトランジスタ63のソー スに接続している場合は、このトランジスタ63は遮断 状態となる。同様に、スイッチ素子 6 6 がトランジスタ 62のゲートに接続する場合には、トランジスタ65の ゲート・ソース間電圧はトランジスタ62のゲート・ソ ース間電圧と等しくなる。そこで、ドレイン電流が所望 の電流 I 2となるようにトランジスタ 65を設計してお くことにより、スイッチ案子66がトランジスタ62の ゲートに接続しているときにはトランジスタ65のドレ インから電流 I 2 が得られる。ここで I 1 = I 2 であっ ても、Ⅰ1≠Ⅰ2であってもよい。スイッチ菜子66が

トランジスタ65のソースに接続している場合は、この トランジスタ65は遮断状態となる。

【0032】したがって、図2に示す回路により奢き込 み電流あるいはアシスト電流を発生させる場合には、予 めスイッチ素子64,66をいずれもトランジスタ6 3, 65のソース側にしておき、まず、スイッチ素子6 4をトランジスタ62のゲート側に切り替える。その結 果、トランジスタ63のドレインから電流I1が流れ始 める。そして所定の遅延時間の経過後、スイッチ素子6 6もトランジスタ62のゲート側に切り替える。それに より、トランジスタ65のドレインから電流I2が流れ 始める。さらに所定の時間の経過後、スイッチ案子6 4,66を同時にトランジスタ63,65のソース側に 切り替え、電流I1,I2の出力を停止する。トランジ スタ63、65のドレインを相互に接続してこの回路の 出力とすることにより、立ち上がり時に2段階で電流が 供給されるパルス電流が得られるから、これを容き込み 電流あるいはアシスト電流として用いればよい。

【0033】(回路例2)図3に示す回路は、等価的に は電流 I 1, I 2にそれぞれ対応する2つの定電流源を 設けるとともに、定電流源の出力側にスイッチ素子を設 けた構成のものである。すなわち、基準となる電流 I pdを与える定電流源 6 1 の一端を接地し、この定電流 源61の他端にpチャネルMOS電界効果トランジスタ 62のドレインとゲートを接続し、pトランジスタ62 のソースは電源Vccに接続している。さらに2つのpチ ャネルMOS缸界効果トランジスタ67,69が設けら れており、これらのトランジスタのソースはいずれも電 源Vccに接続し、ゲートはトランジスタ62のゲートに 接続している。トランジスタ67,69のドレインは、 スイッチ素子68,70を介して電流を出力するように なっている。スイッチ素子67,69としては、例えば トランジスタから構成されたものを使用することができ る。

【0034】次に、図3に示した回路の動作を説明す る。定電流源61は常に基準電流1mを流し続けてお り、トランジスタ62のゲート・ソース間電圧は、トラ ンジスタ62のドレイン電流が電流 I REFであるような 電圧であり、トランジスタ67,69のゲート・ソース 間電圧も、このトランジスタ62のゲート・ソース間電 圧となる。そこで、このようなゲート・ソース間電圧が 印加されたときにそれぞれドレイン電流が I 1, I 2と なるようにトランジスタ67、69を設計しておくこと により、トランジスタ67, 69はそれぞれ電流 [1, I 2の定電流源として動作することになる。したがっ て、スイッチ素子68,70の出力側を相互に接続して この回路の出力とし、かつ、図1に関連して説明したの と同様にスイッチ素子68,70を操作することによ り、立ち上がり時に2段階で電流が供給されるパルス電 流が得られる。これを容き込み電流あるいはアシスト電 50

流として用いればよい。なお、電流パルスを終わらせる ときには、スイッチ素子68,70を同時に遮断状態と

すればよい。

【0035】(回路例3)図4に示した回路は、トラン ジスタの実効的な抵抗値を変化させることにより、立ち 上がり時に2段階に分けて電流が供給されるパルス電流 を得ようとするものである。すなわち、基準となる電流 I REFを与える定電流源61の一端を接地し、この定電 流源61の他端にpチャネルMOS電界効果トランジス タ62のドレインとゲートを接続し、トランジスタ62 のソースは**電**源 V ccに接続している。もう1つのャチャ ネルMOS電界効果トランジスタ71が設けられてお り、トランジスタ11のソースは電源Vαに接続し、ゲ ートはトランジスタ62のゲートに接続している。トラ ンジスタ71のドレインには、nチャネルMOS電界効 果トランジスタ72のドレインが接続し、トランジスタ 12のソースがこの回路の出力端子となっている。トラ ンジスタ72のゲートには、スイッチ信号VSffが入力す

【0036】次に、図4に示した回路の動作を説明す る。定電流源61は常に基準電流 I REPを流し続けてお り、トランジスタ62のゲート・ソース間電圧は、トラ ンジスタ62のドレイン電流が電流Ippであるような **電圧であり、トランジスタ71のゲート・ソース間電圧** も、このトランジスタ62のゲート・ソース間電圧とな る。そこで、トランジスタ71は、このようなゲート・ ソース間電圧が印加された場合にそのドレイン電流が音 き込み電流あるいはアシスト電流の規定値Iとなるよう に設計し、電流Iの定電流源として動作するようにして おく。このような状態で、トランジスタ72のゲートに 対し、通常時 (パルス電流を発生させないとき) にはト ランジスタ72が遮断状態となるように、そして、含き 込み電流あるいはアシスト電流のパルス電流を発生する 際には、異なるレベルの低圧信号をゲートに対して印加 させることで、トランジスタ12のドレイン電流を立ち 上がり時に2段階で供給させる。このような異なるレベ ルの電圧信号として、たとえばスイッチ信号VSIがあ る。スイッチ信号Vsrは図4中に示すように、通常時に は0電位であり、パルス電流の立ち上がり時の第1段階 として、トランジスタ72のドレイン電流が電流Ⅰ1と なるような電位を有し、第2段階としてトランジスタ7 2が実質的に完全な導通状態 (0Ω状態) となるような 異なるレベルの電位を有する信号を用いる。そのような スイッチ信号VSWを用いることによって、トランジスタ 72のソースからは、瞀き込み電流あるいはアシスト電 流として使用できる、立ち上がり時に2段階で電流が供 給されるバルス電流が得られる。

【0037】 (回路例4) 図5に示した回路は、立ち上 がり時に2段階で電流が供給されるパルス電流を得るた めに、図4に示す回路のように異なるレベルの電圧信号

で制御されるトランジスタを用いる代わりに、2つのト ランジスタを並列に配置した構成のものである。すなわ ち、基準となる電流 I xxx を与える定電流源 6 1 の一端 を接地し、この定電流源61の他端にpチャネルMOS 電界効果トランジスタ62のドレインとゲートを接続 し、トランジスタ62のソースは電源Vccに接続してい る。もう1つのpチャネルMOS電界効果トランジスタ 73が設けられており、トランジスタ73のソースは電 源Vccに接続し、ゲートはトランジスタ62のゲートに 接続している。2つのnチャネルMOS電界効果トラン ジスタ74,75が設けられており、これらのトランジ スタ74,75のドレインは共通にトランジスタ73の ドレインに接続している。また、トランジスタ74,7 5のソースも共通接続してこの回路の電流出力となって いる。トランジスタ74のゲートには制御信号41が入 カし、トランジスタ75のゲートには制御信号 ø2が入 力する。制御信号 ø 1、 ø 2は制御装置CNTによって 図示された異なる立ち上がりタイミングのパルスを発生 させる。制御信号 φ 1 , φ 2 は、いずれも、通常時に は、対応するトランジスタ74,75を遮断状態とする 20 ように、典型的には0℃位となる。

【0038】次に、図5に示した回路の動作を説明す る。定電流源61は常に基準電流IREPを流し続けてお り、トランジスタ62のゲート・ソース間電圧は、トラ ンジスタ62のドレイン電流が電流Ippであるような 電圧であり、トランジスタ13のゲート・ソース間電圧 も、このトランジスタ62のゲート・ソース間電圧とな る。そこで、トランジスタ73は、このようなゲート・ ソース間電圧が印加された場合にそのドレイン電流が登 き込み電流あるいはアシスト電流の規定値Iとなるよう に設計し、電流Ⅰの定電流源として動作するようにして おく。そして舎き込み電流あるいはアシスト電流のパル ス電流を発生させる際には、まず、制御信号 4 1 を 0 電 位からトランジスタ74のドレイン電流が電流I1とな るような電位に変化させる。その結果、トランジスタ? 4のソースから電流Ilが流れ出し、これがこの回路の 電流出力となる。次に、所定の遅延時間の経過後、制御 信号 🖟 2 を 0 電位からトランジスタ 7 5 のドレイン電流 . が電流I2となるような電位に変化させ、トランジスタ 75のソースから電流 I 2が流れ出すようにする。これ により、この回路の出力電流は I (= I 1 + I 2) とな る。パルス電流を立ち下げるタイミングでは、劍御信号 ∮1, ∮2の双方を同時に0電位にしてトランジスタ7 4, 75を遮断状態に遷移させる。このようにして、舎 き込み電流あるいはアシスト電流として使用できる、立 ち上がり時に2段階で電流が供給されるパルス電流が得 られる。

【0039】 (回路例5) 図9に示した回路は、単一のカレントミラー回路により2種類の電流値を発生できるようすることにより、2段階で電流が供給されるパルス

電流を生成するようにしたものである。すなわち、基準 となる電流 I 元を与える定電流源 6 1 の一端を接地 し、この定電流源61の他端に p チャネルM O S 電界効 果トランジスタ62のドレインとゲートを接続し、トラ ンジスタ62のソースは電源Vœに接続している。もう 1つのpチャネルMOS電界効果トランジスタ76が設 けられており、トランジスタ76のソースは、抵抗77 を介して電源V㎝に接続し、ゲートはトランジスタ62 のゲートに接続している。さらに、抵抗11を短絡する スイッチ素子78と、トランジスタ76のゲートを電源 Vccに接続するスイッチ素子19とが設けられている。 【0040】次に、図9に示した回路の動作を説明す る。通常時には、スイッチ素子78は遮断状態、スイッ **チ粢子19は導通状態となっている。したがって、トラ** ンジスタ62,16のいずれも、ゲート・ソース関電圧 がりとなっており、電流が流れない状態となっている。 定電流源61は常に基準電流 I REFを流し続けている が、この基準電流は、電源Vccからスイッチ案子79を

14

経て定電流源61に流れることになる。 【0041】 沓き込み電流あるいはアシスト電流のバル ス電流を発生する際には、スイッチ素子78を遮断状態 としたまま、スイッチ素子79を遮断状態とする。する と、基準電流 I REFはトランジスタ 6 2 を流れるように なり、トランジスタ62のゲート・ソース間電圧は、ト ランジスタ 6 2 のドレイン電流が電流 I npであるよう な電圧である。トランジスタ76のゲート電位も、この トランジスタ62のゲート・ソース間電圧となり、トラ ンジスタ76からドレイン電流が流れ出すようになる。 この段階で、トランジスタ76のソースには抵抗77が 挿入されていることになるので、トランジスタ76のゲ ート・ソース間電圧は、抵抗77による電圧降下の分だ け、トランジスタ62のゲート・ソース間電圧より小さ くなる。次に、所定の遅延時間の経過後、スイッチ索子 78を導通状態として、抵抗77が短絡されるようにす る。すると、トランジスタ76のゲート・ソース間電圧 は、トランジスタ62のゲート・ソース間電圧と等しく なり、抵抗11が挿入されていたときに比べて大きなド レイン電流がトランジスタ76から流れ出すことにな る。スイッチ素子19が遮断状態であるとするとトラン ジスタ62とトランジスタ76はカレントミラー回路を 構成していることになるから、抵抗77が挿入されたと きのトランジスタ76のドレイン電流がI1、抵抗77 が短絡されているときのドレイン電流が規定値Iとなる ように、トランジスタ76の特性や抵抗77の抵抗値を 定めておくことにより、パルス電流の立ち上がり時には 電流I1、遅延時間の経過後には電流Iとなるような、 2段階で電流が供給されるパルス電流が得られる。な お、このパルス電流を停止するためには、スイッチ索子 79を導通状態にすればよい。 【0042】以上、本発明の好ましい実施の形態につい

て説明した。本発明の舎き込み回路は、面内磁化膜を用 いた磁気抵抗索子をメモリ案子として用いる磁気メモリ 設置にも、垂直磁化膜を用いた磁気抵抗素子をメモリ素 子として用いる磁気メモリ装置にも、等しく適用できる ものである。

【0043】また、磁気メモリ装置のメモリセルアレイ の構成として、図6に示したようにピット線自体にアシ スト電流を流す構成以外に、ピット線と平行にアシスト 電流を流すための線を設ける構成もあるが、そのような 構成の磁気メモリセルに対しても本発明は有効である。 さらには、ビット線に含き込み電流を流しあるいはビッ ト線に平行に含き込み線を設け、ワード線にアシスト電 流を流しあるいはワード線に平行にアシスト電流を流す ための線を設ける構成もあるが、そのような構成の磁気 メモリ装置にも本発明は有効である。音き込み電流を流 すための香き込み線を図6に示すように折り返し構造の 布線とすることが一般的に行われているが、そのような 構造において、nを1以上の整数として、2n-1番目 の列の香き込み線の後半部分と2 μ番目の列の書き込み 線の前半部分を共通のものとする構成もあるが、そのよ 20 うな構成の磁気メモリ装置にも本発明は有効である。要 するに、本発明の磁気メモリ装置の奮き込み回路は、磁 気抵抗素子を備えたメモリセルを有する磁気メモリ装置 において、磁気抵抗素子に情報を記録するために磁気抵 抗素子に印加される磁場を誘起するパルス電流を発生す る全ての回路に適用されるものである。

[0044]

【発明の効果】以上説明したように本発明は、善き込み 電流やアシスト電流として矩形の電流パルスを発生する 代わりに、パルス状の電流を発生させる電流発生手段に 30 よって、パルス状の電流の立ち上がり時において複数段 階で電流供給能力を高めることでパルス状の電流を供給 させ、最終的には本来の規定された電流値となるパルス を生成することにより、アーク奮き込み時に奮き込み箆 流やアシスト電流に発生するオーバーシュートを抑制す ることができ、磁気抵抗案子における誤記録や書き込み 不良を防止することができる、という効果がある。

【図面の簡単な説明】

【図1】(a)は本発明の実施の一形態の書き込み回路 の原理的構成を示す回路図であり、(b)は(a)に示 40 77 抵抗 す回路を信号源として用いた場合のメモリセルアレイ内

16

での実際のパルス電流被形の一例を示す被形図である。 【図 2 】回路例 1 の回路の構成を示す回路図である。

【図3】回路例2の回路の構成を示す回路図である。

【図4】 回路例3の回路の構成を示す回路図である。

【図5】回路例4の回路の構成を示す回路図である。

【図6】MRAMのメモリセルアレイの構成の一例を示 す回路図である。

【図7】メモリセルの構成の一例を示す断面図である。

【図8】 (a) は従来の磁気メモリ装置の音を込み回路 における信号源の構成を概念的に示す回路図であり、

(b) は (a) に示すような信号源を用いた場合に書き 込み時に実際にメモリセルアレイ内を流れるパルス電流 波形の一例を示す波形図である。

【図9】回路例5の回路の構成を示す回路図である。 【符号の説明】

磁気抵抗索子 11

スイッチ寮子 12, 15, 16

書き込みスイッチ 13

14 電源回路

読み出し回路 20

> 21, 22 信号源

半導体基板 30

蛮子分離領域 3 1

ドレイン領域 3 2

ソース領域 33

ゲート絶縁膜 34

35, WL1~WL3 ワード線

層間絶縁膜 36~38, 43, 45

ブラグ 39, 41

40 接地線

> 容を込み線 42, WWL1~WWL3

ビット線 44. BL1~BL3

5 0 参照セル

定電流源 51, 52, 61, 81

53, 54, 64, 66, 68, 70, 78, 79, 8


スイッチ素子 2

端子 5 5


62, 63, 65, 67, 69, 71~75, 76

トランジスタ

トランジスタ T1~T4



(11)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.